Компанія IBM подолала бар’єр у 1 нанометр

IBM представляє технологію мікросхем з розміром менше 1 нанометра для розвитку майбутніх систем штучного інтелекту

3 Липня, 2026

Компанія IBM подолала бар’єр у 1 нанометр 

Компанія IBM оголосила про значний прорив у сфері досліджень напівпровідників, представивши технологію виготовлення перших у світі мікросхем з техпроцесом менше 1 нанометра (0,7 нм). Ця розробка є ще одним кроком до подолання фізичних обмежень традиційного масштабування транзисторів і покликана стати основою для нового покоління систем штучного інтелекту, хмарних обчислень та високопродуктивних процесорів.

Дослідницький прототип ґрунтується на багаторічному досвіді IBM у сфері інновацій у галузі напівпровідників. Основна увага приділяється збільшенню щільності транзисторів із одночасним підвищенням обчислювальної продуктивності та енергоефективності. Хоча технологія поки що перебуває на стадії досліджень і не призначена для серійного виробництва, вона демонструє перспективний напрям розвитку майбутніх архітектур мікросхем на тлі стрімкого зростання попиту на обчислення для штучного інтелекту.

Однією з ключових інновацій став дизайн архітектури “nanostack” – тривимірна конструкція транзисторів, у якій кілька шарів напівпровідникових матеріалів розташовуються вертикально один над одним, замість того щоб покладатися виключно на зменшення розмірів транзисторів на одній поверхні. Такий підхід дозволяє розмістити значно більше транзисторів на тій самій площі мікросхеми та водночас вирішити низку складних інженерних завдань, пов’язаних з виробництвом на надзвичайно дрібних технологічних вузлах.

За даними IBM, експериментальна архітектура дозволяє розмістити майже 100 мільярдів транзисторів на мікросхемі розміром приблизно з людський ніготь, що майже вдвічі перевищує щільність транзисторів, досягнуту на попередній дослідницькій платформі компанії з техпроцесом 2 нм.

Нова архітектура покликана суттєво підвищити обчислювальну потужність і водночас скоротити енергоспоживання. За оцінками IBM, майбутні процесори, створені на основі цієї технології, залежно від пріоритетів проєктування зможуть забезпечити до 50% вищу продуктивність або до 70% кращу енергоефективність порівняно з попереднім поколінням розробок компанії. Також повідомляється про істотне збільшення щільності вбудованої пам’яті SRAM, що є важливим фактором для інференції штучного інтелекту та робочих навантажень з інтенсивним використанням даних.

Очікується, що ці вдосконалення знайдуть застосування у широкому спектрі рішень, зокрема в прискорювачах штучного інтелекту, центрах обробки даних, хмарній інфраструктурі, системах наукових обчислень, а також у майбутніх споживчих пристроях, які потребуватимуть більшої обчислювальної потужності без пропорційного збільшення енергоспоживання.

Оголошення IBM опублікували в той час, коли напівпровідникова галузь стикається з дедалі більшими труднощами у продовженні традиційного масштабування транзисторів. Із наближенням технологічних процесів до атомних розмірів подальше зменшення транзисторів стає дедалі складнішим через втрати енергії, тепловиділення, високу складність виробництва та зростання його вартості. Саме тому дослідники активно розробляють нові архітектури мікросхем, які забезпечують підвищення продуктивності завдяки структурним інноваціям, а не лише зменшенню розмірів транзисторів.

Останні дослідження IBM відповідають цій тенденції, акцентуючи увагу на вертикальній інтеграції та сучасних технологіях компонування мікросхем, що може продовжити розвиток напівпровідникових технологій за межами можливостей традиційних конструкцій.

Попри значний науковий прорив, до комерційного впровадження технології ще залишається кілька років. Перед початком масового виробництва необхідно провести додаткові дослідження та інженерні роботи, спрямовані на покращення виходу готової продукції, управління тепловим режимом та оптимізацію масштабних виробничих процесів. 

Водночас ця розробка демонструє, що інновації у сфері напівпровідників продовжують активно розвиватися, а галузь шукає нові способи розробки більш потужного та енергоефективного обладнання для підтримки швидко зростаючих обчислювальних навантажень штучного інтелекту. У разі успішної комерціалізації технологія виробництва чипів з техпроцесом менше 1 нанометра може відіграти важливу роль у розвитку майбутніх поколінь систем ШІ та високопродуктивних обчислювальних платформ.